Skip navigation
Please use this identifier to cite or link to this item: https://repository.esi-sba.dz/jspui/handle/123456789/793
Full metadata record
DC FieldValueLanguage
dc.contributor.authorMEKDOUR, MOhammed-
dc.date.accessioned2025-10-13T09:15:51Z-
dc.date.available2025-10-13T09:15:51Z-
dc.date.issued2025-
dc.identifier.urihttps://repository.esi-sba.dz/jspui/handle/123456789/793-
dc.descriptionSupervisor : Dr. MAIZA Claire Co-Supervisor : Dr. RAYMOND Pascal / Pr. BENSLIMANE Sidi Mohammeden_US
dc.description.abstractThis thesis addresses the challenge of pessimism in the timing analysis of hard real-time systems deployed on multi-core architectures with shared memory. Existing tools, such as the Multi-core Interference Analysis (MIA), compute safe upper bounds of the Worst-Case Response Time (WCRT) by considering all possible interference scenarios between tasks. However, this often leads to overly conservative estimates, which may prevent systems from being declared schedulable even when they could operate correctly in practice. Our contribution extends MIA by integrating task execution modes and functional constraints into the interference analysis. The approach uses an SMT solver (Z3) to exclude infeasible mode combinations and refine interference cost estimations. A systematic methodology and implementation were developed, enabling tighter WCRT bounds while preserving safety guarantees. This work demonstrates that exploiting software-level functional information can substantially improve timing precision in multi-core real-time systems, paving the way for future extensions to more complex arbitration policies and industrial case studies. *** Ce mémoire traite du problème de pessimisme dans l’analyse temporelle des systèmes temps réel stricts déployés sur des architectures multi-coeurs partageant la mémoire. Les outils existants, tel que MIA (Multi-core Interference Analysis), estiment le temps de réponse au pire cas (WCRT) en considérant tous les scénarios possibles d’interférences entre tâches. Cette approche, bien que sûre, produit souvent des bornes trop conservatrices pouvant conduire à déclarer un système non ordonnançable alors qu’il l’est en pratique. La contribution proposée consiste à étendre MIA en intégrant les modes d’exécution des tâches ainsi que leurs contraintes fonctionnelles dans l’analyse. Grâce à un solveur SMT (Z3), les combinaisons de modes impossibles sont écartées, ce qui permet d’affiner le calcul des coûts d’interférence. Une méthodologie systématique et une implémentation logicielle ont été développées, garantissant des bornes de WCRT plus précises tout en maintenant la sûreté. Ce travail que l’exploitation d’informations fonctionnelles issues du logiciel peut améliorer notablement la précision des analyses temporelles, ouvrant la voie à des extensions vers d’autres politiques d’arbitrage et des validations sur des cas industriels.en_US
dc.language.isoenen_US
dc.subjectHard real-time Systemsen_US
dc.subjectMulti-core Architecturesen_US
dc.subjectTiming Analysisen_US
dc.subjectInterference Analysisen_US
dc.subjectExecution Modesen_US
dc.subjectFunctional Constraintsen_US
dc.subjectWorst-Case Response Time (WCRT)en_US
dc.subjectWorst-Case Execution Time (WCET)en_US
dc.subjectWorst-Case Memory Access (WCA)en_US
dc.subjectDirected Acyclic Graph (DAG)en_US
dc.subjectTask Schedulingen_US
dc.subjectStatic Analysisen_US
dc.subjectPredictabilityen_US
dc.subjectOundrobin Arbitrationen_US
dc.subjectShared Memoryen_US
dc.subjectFormal Methodsen_US
dc.subjectSMT Solver (Z3)en_US
dc.subjectOptimization Modulo Theoriesen_US
dc.subjectParallel Executionen_US
dc.titleImplementation of critical applications on multi-core: execution mode analysis to improve interference estimationsen_US
dc.typeThesisen_US
Appears in Collections:Ingénieur

Files in This Item:
File Description SizeFormat 
Mémoire_PFE_Mekdour_v_Finale-1-1-1.pdf82,61 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.