| DC Field | Value | Language |
| dc.contributor.author | MEKDOUR, MOhammed | - |
| dc.date.accessioned | 2025-10-13T09:15:51Z | - |
| dc.date.available | 2025-10-13T09:15:51Z | - |
| dc.date.issued | 2025 | - |
| dc.identifier.uri | https://repository.esi-sba.dz/jspui/handle/123456789/793 | - |
| dc.description | Supervisor : Dr. MAIZA Claire Co-Supervisor : Dr. RAYMOND Pascal / Pr. BENSLIMANE Sidi Mohammed | en_US |
| dc.description.abstract | This thesis addresses the challenge of pessimism in the timing analysis of hard real-time
systems deployed on multi-core architectures with shared memory. Existing tools, such as
the Multi-core Interference Analysis (MIA), compute safe upper bounds of the Worst-Case
Response Time (WCRT) by considering all possible interference scenarios between tasks.
However, this often leads to overly conservative estimates, which may prevent systems
from being declared schedulable even when they could operate correctly in practice.
Our contribution extends MIA by integrating task execution modes and functional constraints
into the interference analysis. The approach uses an SMT solver (Z3) to exclude
infeasible mode combinations and refine interference cost estimations. A systematic
methodology and implementation were developed, enabling tighter WCRT bounds while
preserving safety guarantees.
This work demonstrates that exploiting software-level functional information can substantially
improve timing precision in multi-core real-time systems, paving the way for future
extensions to more complex arbitration policies and industrial case studies. ***
Ce mémoire traite du problème de pessimisme dans l’analyse temporelle des systèmes
temps réel stricts déployés sur des architectures multi-coeurs partageant la mémoire. Les
outils existants, tel que MIA (Multi-core Interference Analysis), estiment le temps de
réponse au pire cas (WCRT) en considérant tous les scénarios possibles d’interférences
entre tâches. Cette approche, bien que sûre, produit souvent des bornes trop conservatrices
pouvant conduire à déclarer un système non ordonnançable alors qu’il l’est en pratique.
La contribution proposée consiste à étendre MIA en intégrant les modes d’exécution des
tâches ainsi que leurs contraintes fonctionnelles dans l’analyse. Grâce à un solveur SMT
(Z3), les combinaisons de modes impossibles sont écartées, ce qui permet d’affiner le calcul
des coûts d’interférence. Une méthodologie systématique et une implémentation logicielle
ont été développées, garantissant des bornes de WCRT plus précises tout en maintenant
la sûreté.
Ce travail que l’exploitation d’informations fonctionnelles issues du logiciel peut améliorer
notablement la précision des analyses temporelles, ouvrant la voie à des extensions vers
d’autres politiques d’arbitrage et des validations sur des cas industriels. | en_US |
| dc.language.iso | en | en_US |
| dc.subject | Hard real-time Systems | en_US |
| dc.subject | Multi-core Architectures | en_US |
| dc.subject | Timing Analysis | en_US |
| dc.subject | Interference Analysis | en_US |
| dc.subject | Execution Modes | en_US |
| dc.subject | Functional Constraints | en_US |
| dc.subject | Worst-Case Response Time (WCRT) | en_US |
| dc.subject | Worst-Case Execution Time (WCET) | en_US |
| dc.subject | Worst-Case Memory Access (WCA) | en_US |
| dc.subject | Directed Acyclic Graph (DAG) | en_US |
| dc.subject | Task Scheduling | en_US |
| dc.subject | Static Analysis | en_US |
| dc.subject | Predictability | en_US |
| dc.subject | Oundrobin Arbitration | en_US |
| dc.subject | Shared Memory | en_US |
| dc.subject | Formal Methods | en_US |
| dc.subject | SMT Solver (Z3) | en_US |
| dc.subject | Optimization Modulo Theories | en_US |
| dc.subject | Parallel Execution | en_US |
| dc.title | Implementation of critical applications on multi-core: execution mode analysis to improve interference estimations | en_US |
| dc.type | Thesis | en_US |
| Appears in Collections: | Ingénieur
|